Family list 2 family member for: JP1129234 Derived from 1 application.

LIQUID CRYSTAL DISPLAY DEVICE WITH AUXILIARY CAPACITY Publication info: JP1129234 A .. - 1989-05-22 JP2682997B2 B2 - 1997-11-26

Data supplied from the *esp@cenet* database - Worldwide

# LIQUID CRYSTAL DISPLAY DEVICE WITH AUXILIARY CAPACITY

Patent number:

JP1129234

**Publication date:** 

1989-05-22

Inventor:

MIMURA AKIO; ONO KIKUO; OIKAWA SABURO:

KONISHI NOBUTAKE

Applicant:

**HITACHI LTD** 

Classification:

- international: G02F1/133; G02F1/1343; G02F1/136; G09F9/30;

H01L27/12; H01L29/78; G02F1/13; G09F9/30; H01L27/12; H01L29/66; (IPC1-7): G02F1/133;

G09F9/30; H01L27/12; H01L29/78


- european:

Application number: JP19870286440 19871114 Priority number(s): JP19870286440 19871114

Report a data error here

### Abstract of JP1129234

PURPOSE: To provide a display device which is simple in stage and has high pattern disposition accuracy by using semiconductor layers which serve as a transparent electrode material constituting capacity electrodes and constitute thin film transistors as switching elements and forming these layers simultaneously. CONSTITUTION:An underlying film 2 is formed on a glass substrate 1 and polycrystalline silicon 3 on which thin film transistors are formed and capacity electrodes 6 consisting of polycrystalline silicon are formed thereon. Gates 4 are formed on the polycrystalline silicon 3, then n<+> sources and drains are formed. A protective film 5 consisting of SiO2 is thereafter formed over the entire surface. The protective film 5 serves as a capacity insulating film 7 in an auxiliary capacity part, on which picture element electrodes 8 are formed. The capacity electrodes and the islands of the semiconductor layers forming the switching elements are simultaneously formed in such a manner and, therefore, the stage for depositing the capacity electrodes is eliminated. The capacity electrodes are formable with good accuracy simply by separating the same semiconductor layers at the time of forming the switching elements.



Data supplied from the esp@cenet database - Worldwide

## 9日本国特許庁(JP)

⑩特許出願公開

# 母 公 開 特 許 公 報 (A) 平1 - 129234

⑤Int.CI.⁴	識別記号	庁内整理番号		四公開	平成1年(198	39) 5月22日
G 02 F 1/133 G 09 F 9/30 H 01 L 27/12	3 2 7 3 3 7	7370-2H 7335-5C A-7515-5F	<del>sir is the like the</del>	+=++	Verill on Wil. 1	(4.7)
29/78	3 1 1	A-7925-5F	審查請求	木碩米	969の数 1	(全5頁)

②特 顧 昭62-286440

❷出 顧 昭62(1987)11月14日

砂発	明	者	Ξ	村	秋	男	茨城県日立市久楚町4026番地 究所内	株式会社日立製作所日立研
<b></b>	蚏	者	小	野	記久	雄	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
<b>@</b> 発	朗	者	及	JII	≡.	郎	茨城県日立市久慈町4026番地 究所内	株式会社日立製作所日立研
<b>愛発</b> 。	明	者	小	西	侰	武		株式会社日立製作所日立研
砂出	顋	人	株式	<b>C会社</b>	日立製作	所	東京都千代田区神田駿河台47	Г目6番地
HO	理	人	弁理	<b>士</b> 5	武 顯次	郎	外1名	

#### 明 相 名

- 1. 発明の名称 補助容量付液晶表示装置
- 2. 特許請求の範囲
  - 1. 各画素の表示素子にスイッチング素子を備え、 補助容量を付加した液晶表示装置において、補 助容量用の電極を、スイツチング素子を構成す る半導体層と同一の半導体物質で構成したこと を特徴とする補助容量付液晶表示装置。
  - 2. 前記半導体物質が、多結晶シリコン、非晶質 シリコン、または単結晶シリコンであることを 特徴とする特許請求の範囲第1項記載の補助容 量付級品表示弦響。
- 3. 前記補助容量用の電循が、スイッチング素子 を構成する半導体層を形成すると同一の製造工程で形成されることを特徴とする特許請求の範囲第1項または第2項記載の補助容量付液晶製示装配。
- 3. 発明の詳細な説明 (建築上の利用分野)

本発明は、液晶表示装置に係り、特に、表示品質及び信頼性の高い、補助容量付液晶表示装置に関する。

#### (従来の技術)

液晶表示装置、特に、アクテイブマトリクス型の液晶表示装置は、各面素毎にスイツチング素子を値えて構成されており、大容量、高面質の表示が可能である。そして、この表示装置は、理想的には、非常に大面面の表示を実現することも可能であるが、一般には、スイツチング素子のリーク、液晶を介してのリーク等のため、面面の大きさが観路され、これらのリークが、表示画面のコントラスト等の西質を低下させる原因となっていた。この対策として、西素毎に補助容量を付加する方法が提案されている。

この種被品表示装置の従来技術として、例えば、特開昭61-241784号公和、「エス アイ ディー 84 デイゼスト、312 頁、\* 7240 ×360 エレメント アクテイブ マトリクス エル シー ディー ウイズ インテグレーテッド ゲート パ

ス ドライバース ユージング ポリシリコンティー エフ ティー \*\*」(SiD 84 DIG EST、PP. 312、 \*\* A240 × 360 Element A ctive Matrix LCD with Integrated Gate -Bus Drivers Using Poly-Si TFT's\*) 等に記載された技術が知られている。

第5図はこの種従来技術による表示装置における商農半率体素子及び補助容量部の断面図であり、以下、この図により従来技術による表示装置について説明する。第5図において、1はガラス基板、2は下地膜、3は多結晶シリコン、4はゲート、5は保護膜、6cは容量電極、7は容量絶縁膜、8は面柔電極、9はソース電極、10はドレイン電極である。

第5図の断面図は、表示装置の一百素の表示素子の構成を示しており、他の全ての表示素子と共に次のように製造される。

(L) ガラス基板 1 上に下地駅 2 を形成し、この下地限 2 の上にスイツチング素子としての薄膜トランジスタとなる多結晶シリコン 3 を形成する。

され、液晶を駆動することになる。このとき、容量を循係6cと容量絶縁酸7とにより、補助容量が構成される。この補助容量は、面素電極8と容量 電極6cの面積をほぼ同一とし、容量絶縁酸7の 厚さを、液晶層の厚さの約10分の1とすると、 液晶容量の数倍となる。

このような、従来技術による液晶表示装置は、 この補助容量により、スイツチング素子としての 確膜トランジスタのリーク電流が大きい場合、及 び、温度上昇等により液晶の抵抗が下がり、液晶 のリーク電流が大きくなつた場合に、液晶に印 された電圧の降下を補償することができ、環境の 変化に対して安定な表示品質を得ることができる ものである。

### (発明が解決しようとする問題点)

しかし、前記従来技術は、前述の補助容量を構成することにより、その製造上、次のような問題点を生ずる。すなわち、前記従来技術は、容量電極6 c、容量絶縁膜8を形成する工程が増加し、多結晶シリコン3の島と、容量電極6 c、画素電

(2) 次に、ゲート絶縁膜とゲート4を形成し、イオン注入により、多結晶シリコン3内にソース及びドレインを形成後、さらに、この上に素子の保護膜5を形成する。

四 その後、画素は極8とほぼ同一の位置に補助容量を形成するための透明は極である容量は極6cを形成し、この上に容量絶縁膜7を形成する。

(4) 最後に、西素電極8を形成すると共に、ドレイン及びソースの上にコンタクトホールを形成して、ドレイン電極10及びソース電極9を形成する。

前述において、容量電極 6 及び画素電極 8 は、 1 TO (ladius Tin Oxide)による透明電極 であり、下地膜 2 、保護膜 5 及び容量链繰膜 7 は、 Sa Osにより形成される。そして、このような 表示素子による表示部は、図示の電極 8 ~ 1 0 の 上方に配置される電極板との間に被晶を充端して 構成される。このような構成とすることにより、 薄膜トランジスタのドレイン電極 1 0 からソース 電極 9 に伝達した俗号電圧は、画素電極 8 に印加

低 8 とのパターン合わせが増加するという問題点を有し、さらに、このパターン合わせの寸法に所定の余裕を持たせる必要があり、このため、西梁の箱少化が困難であるという問題点を有する。

本発明の目的は、製造工程が簡単で、パターン 配置特度の高い、補助容量付液晶表示装置を提供 することにある。

### (問題点を解決するための手段)

本発明によれば、前記目的は、容量電極を構成 する透明電極材料として、スイツチング素子とし ての薄膜トランジスタを構成する薄い半導体層を 使用し、これらを同時に形成することにより達成 される。

### (作用)

容量電極とスイッチング素子を形成する半率体 間の島とが同時に形成されるため、容量電極の被 着工程を省略することができる。また、容量電極 は、スイッチング素子を形成すると同一の半率体 題を分離するだけで、特定よく形成することがで きる。さらに、容量電極を形成する強い半導体 は、可視光に対し実用的な光の透過率を有し、充分に透明電極として作用できる。

#### (実施例)

以下、本発明による補助容量付液晶表示装置の 一実施例を図面により詳細に説明する。

第1図は本発明の一実施例を示す表示素子の断 図図、第2図(4)~(4)はその製造工程を説明する図 である。第1図、第2図(4)~(4)において、6は容 量は極であり、他の符号は第5図の場合と同一で ある。

本発明による被晶表示設置の1個の要示素子は、第1図に示すように、ガラス基板1上の下地膜2の上に同時に形成され分輝された、薄膜トランジスタを構成する半導体層3と、容量電極6とにより形成される。薄膜トランジスタは、半導体層3の上にゲート絶縁膜を介して設けられたゲート4とにより構成される。また、容量電極6は、半導体層3と同一の多結晶シリコンで形成され、その上に、容量絶縁度7が形成されて構成される。

ようになり、電極としての機能を持たせることが可能となる。また、200 人の多結晶シリコンによる容量電極は、可視光に対する透過性も充分持つており、透明電極として作用させることができる(第2図(4))。

四次に、全面にS.O.による保護膜5を形成する。この保護膜5は、補助容量部では容量絶縁膜7となる。この容量絶縁膜7の上に、従来技術の場合と同様に、1 TOを用いた西索電振8を形成する(第2 図(4))。

(4) 次に、多結晶シリコン3内に形成された印 膜トランジスタのソース。ドレインにコンタクト ホールを開け、ソース電極9を画素電極8にコン タクトするように形成すると共に、ドレイン電極 1 0を形成する (第2図句)。

前述した本発明の一変施例は、スイツチング素子となる環膜トランジスタを構成する多結晶シリコンと、補助容量を構成する容量電極とを同時に形成することができるので、容量電極を別の工程で形成する従来技術に比較し、その製造工程を減

御殿トランジスタのソース。ドレインには従来技術の場合と同様に、ソース電極9。ドレイン電極 10が設けられ、さらに、容量絶縁酸7の上に西 密電極が形成され、衷示素子とされる。

次に、第2図(Q)~(Q)により、表示素子の製造工程を詳細に説明する。

(1) ガラス基板1にSIOIから成る下地段2を1000人の序さに形成し、その上に200人の序さに形成し、その上に200人の序さに多結晶シリコン設をドライエッチングで分離し、存設トランジスタが構成される多結晶シリコン3と、多結晶シリコンから成る容量電極6を形成する。多結晶シリコン3と容量電極6との間隔は、3~5μmと非常に特密に加工することができる(第2図(4))。

② 多結晶シリコン3の上に、S.O.のゲート地縁酸及び多結晶シリコンのゲート4を形成し、イオン往人により、n・のソース及びドレインを形成する。このとき、容量電極6及びゲート4にも、イオン往入が行われ、これらが導電性を持つ

少して簡略化することができ、しかも、何時に形成した多結晶シリコンを分離するだけで容量電極を構成できるので、容量電極形成のための位置合わせを必要とせず、薄膜トランジスタと補助容量との形成間隔を短縮することができ、これにより、例口率の高い西索、あるいは、数額な西索を持つた液晶表示数数を構成できるという効果を有する。

第3図は本発明の他の実施例を示す表示素子の 断面図である。第3図において、6 m は容量電極 であり、他の符号は第1図。第2図の場合と同一 である。

この実施例は、容量電極6 a を第1 図、第2 図 により説明した実施例の場合と同様に、多結品シ リコンを用いて形成し、その形成をゲート 4 と同 ーのプロセスで行う点に特徴を有する。

以下、その製造方法を簡単に説明する。

まず、下地膜2の上にスイツチング素子である 薄膜トランジスタを構成する多結晶シリコン3を 形成し、この多結晶シリコン3の上に、ゲート地 緑膜と多結晶シリコンによるゲート (を形成する。

## 特開平1-129234 (4)

このとき、ゲート絶縁膜とゲートもの形成と同時 に、同一のプロセスにより、容量電極6 a を形成 する。その後、イオン住人により、多結晶シリコ ン3内にソースとドレインを形成し、同時にゲー ト 4 及び容量性隔 6 a の多結晶シリコンをN・層 として尊な性を持たせる。さらに、その後は、第 2 図⇔、40で説明したと同様に、保護膜5、両素 電極8、ソース電極9、ドレイン電極10を形成 して、表示索子を完成させる。

前述した第3図に示す本発明の実施例は、容量 電極6gの下部に、ゲート絶縁膜と同一のSiOs 膜が存在する点で、第1回に示す実施例と相違す るが、この実施例も、第1図に示す実施例と同様 な効果を奏することができる。

- 第4図は本発明のさらに他の実施例を示す表示 素子の新面図である。第4回において、4' はゲ ート、6 b は容量電極、1 1 はゲート絶縁膜、12 は非晶質シリコン1層、18は非晶質シリコンロ・ 層であり、他の符号は第1図。第2図の場合と同 一である。

下層に非晶質シリコン:層が存在するが、これら の匿も、充分透明電極として作用し、第1回に示 **す実施例と同様な効果を奏する。** 

### (発明の効果)

以上説明したように、本発明によれば、補助容 量を、スイツチング素子となる斑膜半導体層と同 一の半塚体層で同時に形成し、分離するだけで形 成することができるので、その形成工程を簡略化 できると同時に、パターソ合わせを不要とし、形 成間隔も短縮することができるので、閉口率の高 い西素、あるいは微糊な西素を有する液晶要示装 置を形成することができる。

## 4. 図版の簡単な説明

第1回は本発明の一実施例を示す表示素子の断 節団、第2回(a)。(b)。(c)。(d)はその製造工程を設 明する図、第3図、第4図は夫々本発明の他の実 施例の断面図、第5回は従来技術による表示素子 の断面図である。

1……ガラス益板、2……下地膜、3……多粧 品シリコン、 4 、 4 ' ······ゲート、 5 ·······保護賞、

この実施例は、スイツチング素子として、逆ス タガ構造の非晶質シリコン部膜トランジスタを用 いるもので、容量電極6aとして、非晶質シリコ ンn・題を用いている点を特徴とする。

以下、その製造方法を簡単に説明する。

まず、ガラス基板1上のゲート4°を形成し、 拡板1及びゲート 4'を含む全面にS. O. によ るゲート絶縁散11を形成する。このゲート絶縁 膜11は、ゲート4.以外の部分で、下地膜とな る。次に、連続CVD法により、非晶質シリコン i 超 1 2 と、非晶質シリコンn・層 1 3 を形成し、 これを分離して、旗数トランジスタを構成する部 分と、容量電極 6 b となる部分を形成する。ゲー ト4'の上の部分の非晶質シリコンn' 層を除去 し、寅何の非品質シリコンロ・層を夫々ソース及 びドレインとする。その後、第2因似。似と同様 に、保護数5、質素電極8、ソース電極9、ドレ イン電極10を形成して、表示素子を完成させる。 この第4図に示す本発明の実施例は、容量電極

6, 6 a. 6 b. 6 c ------ 容量電極、 7...... 容量 -----ドレイン電極、11----ゲート地縁膜、12 

6 b.が、非品質シリコンn・層で構成され、その


武 類次郎 (外1名) 監督 代理人 弁理士



ンロ・層。


# 特備平1-129234 (5)

## 第1図





- 1 … かラス基板
- 2 ---- 下地膜
- 3…・多結晶シリコン
- 4 ... 7-1
- 5…保護膜
- 6 …. 容量电极
- 7…. 右世紀林 璇
- 8….母素电极。
- 9 …ソースを答
- 10…ドルンも極

# 第 2 図











# 第3図






第 4 図

- 66 ----- 容景電磁
- 11……ゲート絶縁順
- 12 ……非典質シリコンパル
- 13 ····・ 非品質シリコンN+湯

# 第 5 図



- 1・・・・・かラス基板
- 2……下炮膜
- 3…・分格品シリコン
- 4 .... 1-+
- 5…保護權
- 6c…祭後也还
- 7……碧景絶論風
- 8….由表电福
- 9 …ソースを抽
- 10 … ドバンを払